下载 PPTX (可编辑)
SLIDE 01 / 11
技术复盘 VHDL2DRAWIO · 研发技术复盘 01 / 15 VHDL2Drawio：从代码自动生成架构图 一个 VS Code 插件的研发，与一次复杂算法攻坚的 AI 协同实录 看懂复杂代码， 先要一张可靠的“系统地图” 1 做个实用工具 右键一键生成可编辑架构图 2 攻坚核心算法 突破自动排版与避障走线卡点 3 沉淀协同范式 从黑盒提问走向机器可验闭环 Draw.io 架构图生成结果 真实产物 实测 输入代码，秒级生成模块拓扑与连线初稿，支持后续自由编辑 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 01 / 15
为什么做 VHDL2DRAWIO · 研发技术复盘 02 / 15 改动代码前，先看清模块间的“调用图谱” 面对万行级复杂工程：没有全局架构图，直接读局部极易迷失 代码是线性读的， 系统架构是立体网状的 1 模块调用错综交织 数十个模块相互引用，单读细节极易迷失 2 手工梳理耗时易漏 grep + 拉框连线耗时数天，极易漏看关键信号 3 图纸随改随废 代码一重构旧图报废，难以长期同步维护 Manual vs Automated Comparison 方案对比 传统手工排查 (耗时卡手) 靠肉眼 grep + 人肉在绘图工具里连线 · 耗时以天计：理清一个中等工程需要 2~3 天，时间浪费在搬砖上 · 极易漏看：多重反馈与交叉连线全靠人眼核验，漏一根带偏排查 · 无法维护：代码一改手绘图纸立刻报废，没人愿意二次维护旧图 VHDL2Drawio 自动化 在编辑器中右键一键生成可编辑架构图 ✔ 秒级提取：耗时从天级缩减到 2 秒钟，快速重建模块连接拓扑 ✔ 绝对忠实：代码写了什么就画什么，彻底避免人眼疏忽与假象 ✔ 随改随生：代码迭代后重新右键一次即可，图纸永远与最新代码同步 图解 把繁琐机械、耗时数天的人工作业，彻底变为可复现的自动化工具 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 02 / 15
为什么不让AI画 VHDL2DRAWIO · 研发技术复盘 03 / 15 为什么不能直接让 AI 读代码并画一张图？ 严谨工程要的是 100% 真实，而不是“95% 大致像样” 95% 的“大致像样”， 是严谨工程中最大的暗坑 1 凭空脑补命名 虚构源码中根本不存在的模块名 2 静默吞并实例 将 3 个独立并发处理单元合为一个 3 反向握手被抹平 关键双向反馈控制信号被弱化消除 Ground Truth vs Direct AI Output 实测事实核对 真实源码 (事实) XJ500 打印驱动模块的实际代码结构 · 真实模块名：定义了专有实体 XJ500_PrintEngine · 并发实例数：明确声明了 3 个独立的边缘检测单元 (EdgeDetect) · 关键控制流：存在反向确认握手信号 (LineTransferred 闭环) 直接 AI 出图 (暗坑) 第一眼很合理，逐行核对全是暗坑 ✘ 脑补更名：自己编造了 OutputControl，源码里根本搜不到该实体 ✘ 静默吞损：图面上只画了 1 个单元，并发结构与引脚映射彻底失真 ✘ 控制抹平：反向握手线被简化抹除，变成单向顺流，掩盖核心时序 ★ 结论：AI 擅长出概念草图，严谨工程图必须由本地确定性解析器生成 图解 实测案例：直接让 AI 出图看似视觉顺畅，但微观结构经不起代码逐行核对 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 03 / 15
产品定位 VHDL2DRAWIO · 研发技术复盘 04 / 15 不抢编译器的活：做代码研读与沟通的轻量桥梁 EDA 擅长仿真时序，绘图擅长人工排版；我们补足快速理顺架构的缺失一环 专为研发人员 快速建立心智模型而生 1 EDA 综合工具 负责门级网表与物理时序（底层重武器） 2 绘图排版软件 负责自由编辑与正式技术汇报（人工画板） 3 VHDL2Drawio 秒级理清模块调用关系（轻量认知地图） Tooling Ecosystem & Sweet Spot 生态位定位 EDA 原生视图 精细综合网表 (微观) · 优势：绝对精确、绑定门级时序与物理仿真 · 劣势：启动慢、工程绑定深、无法脱离工具 · 汇报障碍：图面极度密集，很难向外部人员讲清 适合阶段：物理实现与硬件仿真 通用画图软件 人工架构图 (宏观) · 优势：格式通用、排版自由美观、汇报友好 · 劣势：纯靠手工拖框连线，理一个工程要数天 · 维护困难：代码一改图纸作废，没人二次维护 适合阶段：文档定稿与最终答辩汇报 VHDL2Drawio 核心生态位 连接代码与图纸的自动化桥梁 ★ 不抢编译器的活：不取代综合与仿真，只做源码结构的高效提取与拓扑还原 ★ 不取代人工作业：机器完成 90% 繁琐机械排版，工程师保留 10% 自由定制空间 ★ 直击研读痛点：右键一键生成可交互、可过滤、可二次微调的轻量架构图 目标群体：负责复杂系统阅读、模块接手、代码审查与架构汇报的研发人员 图解 工具定位矩阵：不替代底层 EDA，专注补足“快速看清架构”的高频研读需求 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 04 / 15
产品演进 VHDL2DRAWIO · 研发技术复盘 05 / 15 降低使用门槛：从自用脚本到 VS Code 插件 一个人写出工具不算完成，全团队无痛用起来才算真正落地 从个人提效脚本， 演进为团队级生产力资产 1 Python 脚本验证 快速验证 AST 语法解析与拓扑算法 2 VS Code 插件化 在日常编辑器中右键一键生成交互图 3 WebAssembly 打包 通过 Pyodide 内置引擎，免装环境开箱即用 Productization Evolution (CLI -> Extension -> WASM) 产品演进路径 阶段一 · 原型 Python 命令行脚本 (个人探索) · 实现目标：用 Python 快速验证语法解析、图论拓扑与 Draw.io XML 组装 · 落地瓶颈：依赖 Python 环境与三方库，仅作者自己能跑通，无法团队推广 阶段二 · 产品化 VS Code 插件 (嵌入工作流) · 体验升级：无需切换终端，在代码编辑器中右键单文件/文件夹一键转换 · 双重视角：内嵌 Webview 实现动态高亮交互，同时生成可编辑 Draw.io 文件 阶段三 · 零门槛 Pyodide WebAssembly 架构 (全员开箱即用) ✔ 免装 Python：借助 WASM 将核心图形算法内置，安装 VSIX 即可直接使用 ✔ 算法资产复用：100% 继承 Python 成熟的 NetworkX 图论与几何避障逻辑 收益：彻底抹平环境配置摩擦，全团队新成员 10 秒完成安装开箱即用 图解 演进历程：从命令行自用脚本到零环境依赖的 VS Code 插件 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 05 / 15
功能演示 VHDL2DRAWIO · 研发技术复盘 06 / 15 一次转换，双轨交付 右键一键生成，兼顾排查定位与正式汇报双重需求 机器负责 90% 排版， 工程师保留 10% 微调 1 网页动态交互 点选双向高亮 · 拖动自适应避障 2 Draw.io 原生矢量 标准可编辑形状 · 自由美化排版 3 纯本地规则执行 零 Token 消耗 · 源码绝不出内网 Dual Output: Interactive Web & Editable Draw.io 功能产物 交互式 HTML 研读视图 可编辑 Draw.io 交付产物 集成 双轨交付：HTML 助力快速定位，Draw.io 满足正式汇报排版 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 06 / 15
核心挑战 VHDL2DRAWIO · 研发技术复盘 07 / 15 自动排版是复杂算法卡点 几何约束与图论算法交织，单轮 AI 修补频现恶性循环 不是调样式， 而是一群算法在画布上打架 1 多重约束冲突 模块尺寸各异，分层与避障规则互斥 2 推挤级联拉伸 为避开重叠向下推，冲散下方数十模块 3 修补恶性循环 修了这个坏了那个，单轮提示无法收敛 Issue #10 Defect Reproduction (Module Overlap) 真实缺陷现场 实测 Issue #10 真实穿模现场：推挤算法失效导致模块重叠，暴露了深层算法缺陷 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 07 / 15
方案收敛 VHDL2DRAWIO · 研发技术复盘 08 / 15 不在聊天框扯皮：用 Issue 沉淀客观事实 不急于写代码：Flash 提初案、Pro 查副作用、Codex 校真实路径 动笔写代码前， 先让多个 AI 在事实总线上互相找茬 1 固化事实基准 具体坐标与复现工程直接钉在 Issue 2 对抗性推演 Flash 破局，Pro 挑副作用，Codex 核路径 3 人类把关裁剪 砍掉过度设计，敲定最小可用解法 Issue #10 Multi-AI Architecture Review 方案评审记录 实测 Issue #10 真实记录：Gemini Pro 针对全局推挤方案提出副作用预警，推动方案收敛 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 08 / 15
实现验收 VHDL2DRAWIO · 研发技术复盘 09 / 15 严防“虚假绿灯”：在 PR 中用证据持续打假 PR #11 历经 8 次提交、4 轮 Review，直到隐蔽漏洞全部闭环 绝不轻信“代码跑通”， 必须核查分支到底有没有真实执行 1 拦截异常静默吞掉 揪出 catch 块偷偷吃掉几何异常的漏洞 2 戳穿假覆盖率欺诈 单测全绿，但输入参数压根没进目标分支 3 清除脆弱测试断言 清除硬编码金样对比，建立客观几何断言 PR #11 Blocking Review & Merged Trail 严格合入证据 实测 PR #11 历经 4 轮严格 Blocking Review，消除全部假覆盖后方予合入 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 09 / 15
方法沉淀 VHDL2DRAWIO · 研发技术复盘 10 / 15 多 AI 协同：建立确定性的工程闭环 从单次黑盒提问，走向“共享事实、对抗分工、机器断言” 告别黑盒提问， 把软件工程规范套在 AI 身上 1 共享事实总线 以 Issue/PR 为唯一依据，拒绝会话遗忘 2 对抗角色分离 写代码与找漏洞解耦，红蓝军对抗质检 3 机器可验契约 将质量标准收敛为机器自动跑的测试断言 Multi-AI Engineering Triad 协同模型 支柱一 共享事实总线 (Grounding Bus) 以 GitHub Issue / PR 为唯一事实源，固化复现条件与真实坐标，拒绝碎片化口头描述 支柱二 对抗角色分离 · 方案初案 (Flash)：快速提破局方向 · 风险挑错 (Pro)：攻击级联拉伸副作用 · 路径核验 (Codex)：逐行校对源码真实流 支柱三 机器可验契约 · 零重叠：转为 AABB 几何碰撞断言 · 算法稳定：多次运行输出哈希严格一致 · 打假测试：强制覆盖真实异常出口 人类工程师的核心把关 裁撤过度设计，掌控最终边界 ① 提供真实工业输入：只有工程师知道真实工程长什么样，杜绝玩具样例 ② 敲定收敛改动边界：砍掉华而不实的复杂数学推演，选择工程最稳解法 ※ 演进路径：早期人脑跨窗口搬运 → 后期 Agent 自动化流转；自动化的是搬运，而非决策 图解 三大工程支柱：共享总线 + 对抗分工 + 机器可验，打造确定性收敛闭环 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 10 / 15
总结升华 VHDL2DRAWIO · 研发技术复盘 11 / 15 AI 提效的三层境界 从局部单点代写，走向将工程师的标准沉淀为复利资产 从眼前单点提效， 走向让每一次纠偏产生复利 1 Level 1 做快一次 单点写函数改 Bug，收益随会话归零 2 Level 2 消除重复 做成轻量插件，一人攻坚全员受益 3 Level 3 积累能力 踩坑转化为自动化契约，能力指数复利 Three Levels of AI Efficiency Leverage Pyramid 能力金字塔 Level 3 · 最高境界 能力复利：让每一次纠偏留下工程资产 · 把 Issue/PR 踩坑沉淀为自动化测试用例、断言集与架构契约 · 下一次 AI 不再盲试，而是在成熟边界内稳定迭代，效率指数递增 Level 2 · 工具沉淀 消除重复：把复杂手工流程固化为工具 · 借助 AI 开发出 VHDL2Drawio 插件，消除团队数天手工画图重复劳动 · 一人攻坚，全团队长期受益，将手工耗时从“天级”压缩至“秒级” Level 1 · 单点提效 做快一次：用 AI 缩短眼前特定任务 · 编写单点脚本、生成临时函数、解答疑问；收益随会话结束而归零 ★ 核心转型：把“人眼看得出”，逐步转化为“AI 做得到、机器验得出” 图解 AI 提效三层阶梯：超越单次代码生成，通过工具化与规则沉淀实现工程能力复利 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 11 / 15
备用答疑 A VHDL2DRAWIO · 研发技术复盘 12 / 15 直接 AI 出图 vs 源码事实：5 维核验对照表 回应“是否仅是提示词未调优”：概率模型无法保证 100% 确定性 严谨工程研发中， 95% 的“差不多”反而是最大陷阱 1 隐蔽改名导致断链 AI 脑补模块名，源码根本搜不到 2 并发实例静默合并 3 个独立单元被合为 1 个，丢失并发 3 反向握手信号丢失 双向控制被简化，破坏真实系统时序 Detailed 5-Dimensional Verification Table 全维比对表 核验维度 VHDL 源码事实 直接 AI 出图结果 判定 1. 模块命名 XJ500_PrintEngine 专有实体 虚构成 OutputControl (脑补名) [不符] 虚构 影响：全局搜不到该实体，误导代码追溯 2. 实例数量 存在 3 个独立 EdgeDetect 实例 静默合并为 1 个节点，或直接遗漏 [不符] 吞损 影响：完全丢失硬件设计的并发度与真实引脚 3. 反馈路径 LINETRANSFERRED 反向握手信号 被完全简化为单向顺向连线 [不符] 失真 影响：关键握手协议消失，掩盖时序控制机制 4. 总线层级 Avalon Master 属于顶层外部总线 画成普通内部模块，同级平铺 [不符] 混淆 影响：内外接口抽象混淆，架构边界崩塌 5. 端口映射 严格对应的 port map 映射表 随性连线，凭空编造不存在的端口 [不符] 伪造 影响：导致引脚调试严重误判，完全不可信 结论：工程分析容不得“大致像”，每一条连线都必须有确定性源码依据 图解 5 项全维事实比对：直接 AI 生成图无法满足严谨硬件工程的 100% 忠实性要求 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 12 / 15
备用答疑 B VHDL2DRAWIO · 研发技术复盘 13 / 15 Issue #10 与 PR #11：完整收敛历程复盘 真实工程记录：4 天跨度、8 次提交、22 条讨论的对抗全景 4 天真实工程攻坚： 不是几小时魔法，而是严谨推进 1 Day 1 锚定事实与反驳 Issue 固化重叠现场，Pro 预警级联拉伸 2 Day 2 纠偏根因与定契约 Codex 纠偏路径，人定 5 项硬约束 3 Day 3~4 严苛打假与合入 揪出异常被吞与假单测，重构断言后合入 Issue #10 Acceptance Criteria & 5 Constraints 工程契约记录 实测 Codex 提出的 5 项严格收敛约束，成为 PR #11 实现与验收的硬核标准 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 13 / 15
备用答疑 C VHDL2DRAWIO · 研发技术复盘 14 / 15 坦诚面对工具局限：已知边界与降级策略 不夸大能力、坚守工程诚信——明确什么能做、什么需人工复核 明确工具已知边界， 是技术工具赢得信任的前提 1 定位于代码结构研读 逐文件解析，不替代 EDA 编译综合 2 不计算门级时序细节 提取静态拓扑，物理时序依赖专用仿真 3 密集连线显式降级 密集交叉时自动转为 Net Label 标签 Current Engineering Boundaries 已知边界与策略 1. 跨文件展开边界 当前逐文件解析源码，跨多文件实例化 需人工逐级展开；定位是轻量结构研读。 2. 不涉及门级网表与时序 提取静态结构连接与流向，不计算门延迟、 建立保持时间或驱动力；物理时序以 EDA 为准。 3. 密集连线降级 (Net Label) 遇到极致密集交叉或拓扑死锁时， 自动切换为 Net Label 语义标签解耦。 底线：宁可局部显式降级，绝不穿模乱拉 4. 复杂宏与参数展开 已支持标准参数映射 (Generic Map)。 高度递归与条件嵌套的 Generate 语句， 目前展示基础结构，深度展开需配合仿真。 持续演进方向 5. 单向出图而非实时双向同步 目前支持源码单向生成交互图与 Draw.io， 尚未支持在图上拖动引脚反向修改源码。 双向同步复杂度高且极易污染源码格式， 当前优先确保单向生成的 100% 稳定可靠。 图解 明确工具已知边界：不盲目承诺万能，用显式降级与人工复核确保工程严谨 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 14 / 15
备用答疑 D VHDL2DRAWIO · 研发技术复盘 15 / 15 为什么采用 Pyodide？架构选型与工程取舍 权衡运行性能、包体积、用户体验与维护成本的技术决策全貌 技术选型没有完美方案， 只有最符合产品目标的权衡 1 无损复用成熟算法 100% 复用 Python 图论算法，免 TS 重写 2 彻底免除环境门槛 WASM 内置打包，用户免装配 Python 3 针对性治理冷启动 通过惰性加载与后台预热对冲启动延迟 Pyodide Architecture Trade-Offs 架构权衡与治理 [+] 巨大收益：零环境门槛 + 核心资产无损复用 · 免 Python 安装：VSIX 安装包自包含 WebAssembly 运行时，全团队零门槛开箱即用 · 资产无损复用：100% 继承经多轮严苛 Review 淬炼的 Python 图论与几何算法 [!] 现实代价：包体积增大与 WebAssembly 冷启动开销 · 插件体积增大：打包 Pyodide 核心与运行时，.vsix 安装包体积增加约 20MB · 首次冷启动延迟：WebAssembly 实例解压与 Python 模块导入需 1~2 秒初始化耗时 [*] 治理手段：惰性加载、后台预热与体积精简 · 惰性初始化：VS Code 启动时不加载，用户右键首次点击转换时触发静默预热 · 感知对冲：前台给出友好进度反馈 + 后台常驻 WebWorker，二次转换毫秒级响应 · 裁剪精简：剥离无关标准库与测试套件，严格控制离线安装包分发体积 图解 技术选型权衡：以 20MB 体积与 1 秒冷启动，换取全团队免环境配置的开箱即用 P 键打开演讲者提词讲稿 · ESC 查看所有页面概览 · 左右键切页 15 / 15
全景导航 · 幻灯片速览
● 主线分享 (11 页 · 建议时长 10 分钟)
● 备用答疑 (4 页 · 深度技术答辩)